Поиск по сайту
Начало >> Инструкции >> СДТУ >> Инструкции по эксплуатации >> КЩ-1 - описание и инструкция по эксплуатации

Устройство и работа - КЩ-1 - описание и инструкция по эксплуатации

Оглавление
КЩ-1 - описание и инструкция по эксплуатации
Устройство и работа
Меры безопасности, установка и подготовка к работе, проверка технического состояния
Неисправности, техническое обслуживание, хранения и транспортирование
Приложения

4. УСТРОЙСТВО И РАБОТА КОНТРОЛЛЕРА

4.1. Описание конструкции

4.1.1. Конструктивно контроллер выполнен на печатной плате размером 280х200 мм с лицевой и задней панелями (рис. 2).

4.1.2. На лицевую панель выведены два единичных ин- дикатора предназначенных для сигнализации общей неисправности по цепи ГОТ и АВР, два линейчатых индикатора (по 7 линеек в каждом) для сигнализации неисправности цепей ГОТ и АВР индивидуально по каждому модулю МИТС и два разъема, "МК"- для подключения линии связи от контроллера КОНЦ-М и "ЛСЩ-2" для подключения модулей МИТИ-2.

4.1.3. На задней панели расположены : разъем питания Х8, диагностический разъем Х3, интерфейсный разъем магистрали "ЛСЩ-1" Х4, два предохранителя по цепям питания контроллера.

4.1.4. В верхней части платы расположен блок питания контроллера, обеспечивающий преобразование сетевого напряжения в стабилизированное напряжение питания схемы контроллера 5 В и напряжение питания модулей МИТС 24Вё4.8В.

4.1.5. Остальная часть платы занята элементами функ циональной схемы контроллера.

4.2. Описание работы контроллера

4.2.1. Схема электрическая принципиальная контроллера представлена в ПРИЛОЖЕНИИ 1.

4.2.2. Контроллер содержит узел приемо-передатчика последовательного канала, включающий согласующий трансформатор TV1, транзистор VT1 в цепи передачи и компаратор D3 в цепи приема; процессорную часть на базе процессора типа М1821ВМ85А (D5); программную память (ППЗУ) емкостью 8Кбайт типа 573РФ4 (D12); оперативную память (ОЗУ) емкостью 4 Кбайт типа КР537РУ8А (D13,D19); адресный регистр КР1533ИР22 (D6); порты ввода-вывода, входящие в мкросхему М1821РУ55 (D11); узел дешифратора адресов устройств памяти, портов ввода-вывода и регистров индикации, включающий микросхемы D2, D4, D7-D9; узел формирования выходных сигналов обмена с модулями МИТС и МИТИ D14 и D15; мультиплексор входных сигналов модулей D16; регистры индикации D17 и D18, и микросхемы матричных индикаторов Н1 и Н2.

4.2.3. На плате контроллера размещен импульсный преобразователь сетевого напряжения, включающий входные фильтры С9-С16 и L1-L4; выпрямители на диодах VD11-VD18; фильтр выпрямленного напряжения сети С17 с токоограничивающим резистором R61; преобразовательный блок по схеме автогенераторного стабилизирующего преобразователя напряжения на транзисторе VT9. Для защиты от короткого замыкания по выходу использована схема "самозащищенного" транзисторного ключа VT8-VT9. Стабилизация напряжения осуществляется узлом, содержащим стабилитрон VD25, транзистор VT11, диодный оптрон (для гальванической развязки) VE1 и транзистор VT10.

4.2.4. Контроллер снабжен узлом контроля источника резервного питания UR, обеспечивающим сохранение ДАННЫХ, находящихся в ОЗУ, при пропадании основного питания. Узел контроля содержит делитель основного напряжения на резисторах R4 и R5, делитель напряжения резервного источника на VD2 и R2, компаратор напряжения D1.

Для подзарядки источника резервного питания (аккумумуля- тора) ипользуется схема стабилизатора тока на элементах VD4, VT2 и R15, управляемая процессором посредством ключа на транзисторе VT3. Для отключения основного питания при его уменьшении ниже заданного стабилитроном VD6 напряжения используется пороговое устройство на транзисторе VT5, управляющее ключем на транзисторе VT4. Для блокировки сигналов выбора кристалов ОЗУ при пропадании основного питания используется микросхема D10.

4.2.5. Работа контроллера

Временная диаграмма основных сигналов контроллера представлена на рис.3.

Для адресного обмена контроллера КОНЦ-М с несколькими КЩ-1, последним присваивается индивидуальный адрес в диапазоне от 0 до 7 (распайкой перемычек на разъеме магистрали "МК"). Сообщение содержит адресную часть (первый байт) и информационную (последующие байты). Приняв первый байт сообщения, КЩ-1 идентифицирует его с собственным адресом. При совпадении адреса в сообщении с собственным адресом принимается информационная часть сообщения, в противном случае сообщение игнорируется (не принимается).

КЩ-1 производит битпоследовательный обмен данными с каждым модулем МИТС. Первым в сообщении передается адрес модуля. Биты адреса, выталкиваемые из А7 порта А по линии DOUT, сопровождаются стробами адреса SA, формируемыми разрядом С3 порта С. После выдачи 8-ми бит адреса КЩ-1 производит прием данных из порта В и анализирует линии RDY (В1) и AWR (В2).

При нормальной работе на линии В1 должен быть сигнал низкого уровня, являющийся признаком того, что адресованный модуль распознал свой адрес и готов принять/выдать ДАННЫЕ, а на линии В2 должен быть сигнал высокого уровня, свидетельствующий об отсутствии перегрузки по току в цепях индикации.

После получения сигнала RDY, представленного низким уровнем, а AWR - высоким, КЩ-1 производит прием/выдачу ДАННЫХ от (в) МИТС. Для записи сигналов состояния ключей в регистры МИТС КЩ-1 выдает по линии PS сигнал низкого уровня, сопровождая его стробом данных (SВ). В результате регистры МИТС будут содержать информацию о сигналах состояния ключей. На линии DIN будет присутствовать сигнал старшего разряда региста МИТС. КЩ-1 считывает ДАННЫЕ из порта В (разряд А1), выставляет в А7 старший разряд байта ТС и выдает строб данных, в результате чего выс тавленный в А7 бит записывается в младший разряд регистра МИТС, а все содержимое регистров МИТС сдвигается таким образом, что на линию DIN КЩ-1 выставляется бит состояния очередного ключа.

Выдав 56 стробов данных, перед каждым из которых производится считывание разряда В1 порта В и выставление в разряд А7 порта А битов ТС, КЩ-1 производит обмен данными с МИТС.

Устройства памяти и регистры контроллера имеют следующие адреса: ПЗУ - 0000H-0FFFH; ОЗУ (4 Кбайт) - 8000H-87FFH и С000H-С7FFH; РЕГИСТР управления портов - 40H; ПОРТ А - 41H; ПОРТ В - 42H; ПОРТ С - 43H; РЕГИСТР АВР - 00H; РЕГИСТР ГОТ - 80H. Первый байт сообщения содержит два стартовых бита, 8 бит данных и бит паритета.

   +---------------------------------------------------------+
   | 1 | 2 |  3 | 4  | 5  | 6  | 7  | 8  |  9 | 10 |   11    |
   |---+---+----+----+----+----+----+----+----+----+---------|
   | С | С | D0 | D1 | D2 | D3 | D4 | D5 | D6 | D7 | ПАРИТЕТ |
   +---------------------------------------------------------+

С- стартовые биты;
D0-D7 - биты данных;
ПАРИТЕТ - бит паритета.

Последующие байты содержат стартовый бит, 8 бит данных и бит паритета.

   +-------------------------------------------------------+
   | 1  | 2  | 3  | 4  | 5  | 6  | 7  | 8  | 9  |   10     |
   |----+----+----+----+----+----+----+----+----+----------|
   | СТ | D0 | D1 | D2 | D3 | D4 | D5 | D6 | D7 |  ПАРИТЕТ |
   +-------------------------------------------------------+

С - стартовый бит - импульс длительностью 40 мкс, период - 50 мкс.
D0...D7 -данные, '1' - импульс длительностью 20 мкс;
'0'- импульс длительностью 10 мкс; период - 50 мкс.

Процессор контроллера в основном цикле производит обмен ДАННЫМИ с модулями МИТС, выявляет изменения состояния ключей соответствия, формирует заготовки для команд ТУ.

Обслуживание канала связи с контроллером КОНЦ-М производится по прерыванию, поступающему на линию INR4 (D5:7).

По каждому положительному фронту импульса, пришедшего на вход контроллера, происходит запуск программы определения длительности импульса и ввод бита через последовательный порт.

Если длительность импульса окажется меньше или больше до пустимой то принятый бит игнорируется.

При длительности импульса в пределах допустимой, принятый бит фиксируется и программа производит выявление второго стартового бита. По принятию двух стартовых битов процессор производит прием информационных битов.

Принимаемые информационные биты подсчитываются и после при ема 8- ми битов производится подсчет суммы принятых битов по модулю 2.
Результат полученной суммы сравнивается с 9-м битом, который является контрольным битом.

При положительном результате сравнения производится прием следующей единицы сообщения. Если же при приеме первого байта обнаружена ошибка, то принятое сообщение игнорируется, а программа возвращается к выделению двух стартовых битов.



 
« Конфигурирование АМК с использованием транслятора CNF_105   МИТС - описание и инструкция по эксплуатации »
Карта сайта + все метки | Контакты
© Электроэнергетика При перепечатке и цитировании активная гиперссылка на сайт обязательна.